日博 > 新闻中心 >

可实现可视化的EDA工具远程调用接口

作者:日博; 来源:日博官网; 更新时间:2019-09-03 点击:

  随着EDA平台服务趋于网络化,如何通过对资源和流程的有效管理,为用户提供更为方便安全的远程EDA平台调用服务,已成为关键问题。在开发平台上集成了EDA工具环境,并部署SGD软件。在实现远程控制的基础上构建一个可兼容异构系统的EDA工具远程调用接口,解决了EDA工具的远程启动和图形界面传输问题,得到一种相对简单方便又有一定安全保障的远程控制模式,实现可视化的在线虚拟集成电路芯片设计。

  当前,中国所采用的FPGA芯片基本依赖于进口,研发具有自主知识产权的FPGA芯片具有重要意义。FPGA芯片研发必须使用EDA工具。EDA(Electronic Design Automation)是在CAD技术基础上发展起来的计算机软件系统,是指以计算机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果,进行集成电路芯片产品的自动设计。EDA集成开发环境IDE(Integrated Development Environment)是指根据集成电路芯片设计流程,将设计流程中各个阶段所需要的EDA工具软件集成在一个硬件平台上,进行项目设计开发的软硬件工作环境。在此环境中,项目的设计数据通过文件方式在各个EDA工具之间流转,直到设计全过程结束。集成电路芯片EDA设计工具很多,其中按市场所占份额排主要有CadenceMentorGraphics和Synopsys。这三家都是ASIC设计领域相当有名的软件供应商。集成电路芯片EDA设计工具包含了集成电路芯片开发的各个领域:前端设计、后端设计和设计验证。前端设计工具将完成从芯片逻辑部分的概念化设计到芯片逻辑门级表示的工作。后端设计描述了如何使设计结构在芯片上物理实现,关键是芯片库单元的布局和布线。设计验证将保证芯片满足功能、时序、功率和其他指标的要求。

  21世纪EDA技术的发展日新月异。中国先后在7个国家产业化基地建立了EDA技术与服务平台。从功能上看,这些EDA平台上安装有当前所有主流EDA软件和测试工具,并配备有相应的设计环境,以租用的方式提供给企业使用。然而,目前能够以网络平台为载体向用户提供在线IC设计的平台还很少,仅适用于进驻的企业,对于远程访问的企业则无能为力。

  本文FPGA开发平台集成了FPGA芯片设计流程中各个阶段所需要的Cadence、Synopsys、Mentor等公司的各种EDA工具,用于研发具有自主知识产权的千万门级FPGA课题产品。在自主千万门级FPGA芯片设计课题中有海外设计团队参与,为了不受地域限制来使用开发平台上的EDA工具,又不影响数据安全,使用SGD软件是目前最佳的方法。SGD(Secure Global Desktop)软件基于互联网的远程仿真计算技术,能够实现可视化的在线虚拟集成电路芯片设计,用户通过网页浏览器即可使用FPGA开发平台上集成的EDA工具和资源。在数据安全方面,由于在FPGA开发平台服务器和用户终端之间传输的仅仅是鼠标键盘的输入和屏幕的变化量,用户终端只负责交互,所有计算和存储都在平台服务器端完成,所以能够保证设计数据的安全。

  服务器端的功能由SGD Server阵列、SGD Gateway Server、管理服务器以及多台EDA Tool Server共同承担。用户通过互联网与SGD Gateway Server相连。管理服务器提供用户认证、许可证管理、版本控制和缺陷追踪等功能。EDA Tool Server用于各类EDA工具的安装和运行。 SGD Server阵列为用户访问资源和调用工具提供界面和负载均衡。SGD Gateway Server提供安全加密访问通道。在此架构中,用户端的运行环境一般为Windows系列,而服务器端的运行环境包括了Linux、Solaris、Windows Server等多种操作系统。

  网络信息服务(NIS)利用客户机/服务器模式和远程过程调用(RPC)接口在主机之间进行通讯。网络信息服务由服务器、客户机程序库和一些管理工具组成。在FPGA开发平台中,用户一般需要在多台Linux机器上工作,每台机器上用相同的用户名、属于相同的组、使用相同的密码。建立NIS服务器,将这些需要共享的信息存放在NIS服务器上统一管理,其他机器都从NIS服务器获得信息,一旦要更改某个用户的信息,只需要在NIS服务器上进行更改, 其他机器就自动收到更改后的信息。完成整个NIS网络环境的建设之后,就能根据设计项目对设计人员进行分组管理,根据所做项目为其配置相应的EDA使用环境。

  网络信息服务通常和网络文件系统一起使用。NFS可用于不同类型计算机和操作系统之间通过网络进行文件远程访问和共享。在FPGA开发平台中,配置AutoFS Map文件来集中管理NIS域内所有的NFS共享目录。AutoFS的工作流程是,当客户端配置好AutoFS Map文件,在客户端如果有NFS目录读写请求,系统进程automountd就自动把NFS服务器的资源挂接到客户机上。所有机器通过NFS共用tools目录,不需要在每台机器上安装EDA工具软件,使得整个EDA设计环境进行集中和统一管理。所有机器通过NFS共用home目录,用户登录到NIS域中的任一台机器,自己的home目录内容都相同。

  随着EDA工具的更新,系统中一定会存在同一工具的不同版本。版本不同,其路径、库和license等环境变量都有可能不同,如果用户在使用中临时修改环境变量会比较困难。FPGA开发平台用Modules软件进行EDA工具的环境变量管理。modules是一系列脚本的集合,简化了shell的初始化,允许用户在工作过程中很容易地修改环境变量,减少其维护难度,提供了一种动态修改应用环境的机制。modules使用以下方式工作,$ module avail列出可以加载的工具, $ module load加载工具,$ module list列出已加载的工具,$ module unload卸载工具。在脚本中还可以设置工具之间的依赖或冲突关系。

  在整个FPGA开发流程中,每个设计环节都需要团队来完成。在多团队紧密合作开发流程中,版本控制和缺陷追踪等管理软件是必不可少的。在FPGA开发平台上,安装了SVN、SOS版本管理软件和bugzilla缺陷追踪软件。SVN是开源软件,适合芯片设计流程中的文档版本管理。SOS是ClioSoft公司开发的集成电路设计数据版本控制软件,支持Cadence公司virtuoso平台的DFII。 开源的Bugzilla是一个搜集缺陷的数据库,它用于记录和管理产品缺陷从发现到修复的全流程。

  SGD软件部署分为两个部分,SGD网关和由多台SGD服务器组成的阵列。SGD网关是一种代理服务器,部署在防火墙隔离区(DMZ)。在客户端与阵列中的SGD服务器建立连接之前,通过SGD网关先在DMZ中对所有连接进行验证。SGD服务器阵列和其他需要控制访问权限的应用系统放置SGD网关后侧,位于内部网络中。SGD服务器阵列由多台SGD服务器组成一个负载均衡和故障转移组,与管理服务器和tool server连接。

  SGD利用远程控制技术构建一个可兼容异构系统和工具的中间接口,是一种基于图形模式的远程控制技术,将远程主机桌面和应用程序完全地显示到客户端,使用户能够直观地对服务端进行操作。在FPGA开发平台中,EDA工具集成环境中的各种应用,如linux系统的EDA工具和windows系统的各种资源等应用程序,都可以通过SGD远程显示,远程用户用IE浏览器或Firefox浏览器通过互联网就能够使用FPGA开发平台上的各种应用软件。

  本文介绍的大容量FPGA设计平台已应用于全自主千万门级FPGA芯片设计。30多位设计工程师使用该平台参与全自主千万门级FPGA芯片设计。团队中在异地工作的工程师使用SGD远程登录到FPGA设计平台共同参与设计工作。设计团队采用中芯国际SMIC 40 nm CMOS设计技术,用正向设计的方法,设计基于SRAM配置的面向高性能通用逻辑与信号处理的全自主千万门级FPGA器件。器件含有数字ASCI电路、全定制电路、数模混合电路以及memory complier等。

  本文介绍了FPGA开发平台中EDA工具集成的各种技术,以及部署SGD软件实现远程访问的方法。FPGA开发平台是为面向高性能通用逻辑与信号处理的自主千万门级FPGA课题产品研发建立的设计平台。在此平台上设计团队不受地域限制,通过浏览器即可远程使用平台集成的各种EDA工具。在FPGA开发平台上,已经完成第一个全自主千万门级FPGA的第一次MPW芯片设计,打通了数字ASIC设计、定制设计、数模混合设计全流程。

  对于台积电 7奈米制程,完整的Calibre实现套件现已更新至V1.0版本,适用于客户的生产设计交付...

  TCAN4550是一款CAN FD控制器,集成了CAN FD收发器,支持高达5 Mbps的数据速率。 CAN FD控制器符合ISO11898-1:2015高速控制器局域网(CAN)数据链路层的规范,符合ISO11898-2:2016高速CAN规范的物理层要求。 TCAN4550通过串行外设接口(SPI)在CAN总线和系统进程之间提供接口,支持经典CAN和CAN FD。 TCAN4550提供CAN FD收发器功能:总线的差分传输能力和总线的差分接收能力。该器件支持通过本地唤醒(LWU)唤醒和使用实现ISO11898-2:2016唤醒模式(WUP)的CAN总线唤醒总线。 该器件具有许多保护功能,可提供器件和CAN总线的稳健性。这些功能包括故障保护模式,内部显性状态超时,宽总线工作范围和超时看门狗等。 特性 带有集成CAN收发器和串行外设接口(SPI)的CAN FD控制器 CAN FD控制器支持ISO 11898- 1:2015和博世M_CAN修订版3.2.1.1 符合ISO 11898-2:2016的要求 CAN FD数据速率高达5 Mbps,最高18 MHz SPI时钟速度 经典CAN向后兼容 工作模式:正常,待机,休眠和故障保护可用: 3.3 V至5 V输入/输出逻辑支持微处理器 CAN...

  DS90LV027AH是一款双LVDS驱动器器件,针对高数据速率和低功耗应用进行了优化。该器件采用低压差分信号(LVDS)技术,支持超过600Mbps(300MHz)的数据速率。 DS90LV027AH是一款电流模式驱动器,即使在高频下也能保持低功耗。此外,短路故障电流也最小化。 该器件采用8引脚SOIC封装。 DS90LV027AH采用流通式设计,便于PCB布局。差分驱动器输出提供低EMI,典型低输出摆幅为360 mV。它非常适合时钟和数据的高速传输。 DS90LV027AH可与其配套的双线AH或TI的任何LVDS接收器配对,以提供高速点对点LVDS接口。 特性 -40°C至+ 125°C工作温度范围

  0.3 ns典型差分偏差 0.7 ns最大差分偏差 3.3V电源设计 低功耗(46 mW @ 3.3 V static) 流通式设计简化了PCB布局 断电保护(高阻抗输出) 符合TIA /EIA-644标准 li

  8引脚SOIC封装节省空间 所有商标均为其各自所有者的财产。 参数 与其它产品相比 缓冲器、驱动器/接收器和交叉点   Device type Protocols Number of Tx Number of Rx Input signal Output signa...

  DP83825I是最小的外形,功耗最低的以太网物理层收发器,集成了PMD子层,支持10BASE-Te,100BASE-TX以太网协议。 DP83825I通过外部变压器直接连接成对的介质。它在主模式和从模式下通过Reduced MII(RMII)连接到MAC层。 RMII主模式下的50 MHz时钟与MDI衍生时钟同步,以减少系统中的抖动。 DP83825I提供集成的电缆诊断工具,内置自检和环回功能,易于使用。它支持多个工业总线及其快速链路断开时序。 DP83825I还支持节能以太网,LAN唤醒和MAC隔离,以进一步降低系统功耗.DP83825I可以在非管理重载模式下运行。在此模式下,DP83825I可用作没有寄存器配置的转发器。 特性 最小的10/100 Mbps PHY:QFN 3x3 mm2 MAC接口:RMII(主机和从机模式) 电缆到达> 150米 电压模式线路驱动器 极低功耗< 135 mW 最小的系统解决方案:集成MDI和MAC终端电阻器 可编程节能模式 具有极低功耗的主动休眠< 40 mW 深度掉电模式< 9 mW 节能以太网(EEE)IEEE 802.3az 局域网唤醒(WoL) 单3.3V电源 I /O电压:1.8V,3.3V 中继器模式:非管理模式下的RM...

  DSLVDS1047器件是一款四通道CMOS流通差分线路驱动器,专为需要超低功耗和高数据速率的应用而设计。该器件采用低压差分信号(LVDS)技术设计,支持超过400 Mbps(200 MHz)的数据速率。 DSLVDS1047可接受低电压TTL /CMOS输入电平并将其转换为低电压电压

  (350 mV)差分输出信号。此外,驱动器支持TRI-STATE功能,可用于禁用输出级,禁用负载电流,从而将器件降至典型值为13 mW的超低空闲功耗状态。 DSLVDS1047具有流通引脚排列,便于PCB布局。 EN和EN *输入进行AND运算并控制TRI-STATE输出。所有四个驱动程序都具有通用功能。和配套线路接收器(DSLVDS1048)为高速点对点接口应用提供了高功率伪-ECL器件的新替代方案。 特性 专为高达400 Mbps的信令速率而设计 3.3 V电源设计 300 ps典型差分偏差 400 ps最大差分偏差 1.7 ns最大传播延迟 ±350 mV差分信号

  低功耗(3.3 V静态时为13 mW) 可与现有的5 V LVDS接收器互操作 断电时LVDS输出的高阻抗 流通引脚简化PCB布局 符合或超过TIA /EIA-644 LVDS标准 工业工作温度范围( - 40°C至+ 85°C) 以...

  DS90UH949A-Q1是一款HDMI转FPD-Link III桥接器件,与FPD-Link III DS90UH940A-Q1 /DS90UH948A-Q1解串器配合使用,可通过经济高效的50Ω单端同轴电缆或100Ω差分屏蔽双绞线(STP)和屏蔽四路绞线(STQ)电缆提供单通道或双通道高速串行流。该器件可对HDMI v1。 4b输入进行序列化,从而支持高达2K的视频分辨率和24位色深。 FPD-Link III接口支持通过同一条差分链路进行视频和音频数据传输以及全双工控制(包括I2C通信)。通过两个差分对实现视频数据和控制的整合可减小互连线尺寸和重量,并简化系统设计。通过使用低压差分信令,数据换序和随机生成最大限度地减少了解电磁干扰(EMI)。在向后兼容模式中,该器件通过一条差分链路针对94x解串器支持高达1080p分辨率,针对92x解串器支持720p分辨率,并具有24位色深。

  DS90UH949A-Q1支HDCP中继器应用,在这些应用中,无需外部控制器即可实现所有身份验证和加密功能。在输入端对HDMI音频和视频数据进行解密,并在将数据发送给FPD-Link III接口前重新加密。 DS90UH949A-Q1支持通过外部I2S接口接收多通道音频。该器件还具有...

  DS90LV049H是一款双CMOS流通差分线路驱动器 - 接收器对,专为需要超低功耗,出色的抗噪性和高数据吞吐量的应用而设计。该器件采用低压差分信号(LVDS)技术,支持超过400 Mbps的数据速率。 DS90LV049H驱动器接受LVTTL /LVCMOS信号并将其转换为LVDS信号。接收器接受LVDS信号并将其转换为3 V CMOS信号。 LVDS输入缓冲器具有内部故障保护偏置,可将输出置于浮动接收器输入的已知H(高)状态。此外,DS90LV049H支持TRI-STATE功能,可在器件不使用时实现低空闲功耗状态。 EN和 EN 输入进行AND运算并控制TRI-STATE输出。启用对所有四个门都是通用的。 特性 高温+ 125°C工作范围 高达400 Mbps的开关速率 流程 - 通过引脚排列简化PCB布局 50 ps典型驱动器通道间偏斜 50 ps典型接收器通道间偏斜 3.3 V单电源设计 TRI-STATE输出控制 接收器输入的内部故障保护偏置 低功耗(3.3 V静态时为70 mW) 掉电时LVDS输出的高阻抗 符合TIA /EIA-644-A LVDS标准 采用薄型16引脚TSSOP封装 所有商标均为其各自所有者的财产。 参数 与其它产品相比 缓冲器、...

  SN55HVD233-SEP用于采用符合ISO 11898标准的控制器局域网(CAN)串行通信物理层的应用中。作为CAN收发器,该器件在差分CAN总线和CAN控制器之间提供发送和接收功能,信号速率高达1 Mbps。 SN55HVD233-SEP功能设计用于在特别恶劣的辐射环境中工作电线,过压,接地保护损耗至±16 V,以及过热(热关断)保护。该器件可在-7V至12V的共模范围内工作。此收发器是微处理器,FPGA或ASIC上的主机CAN控制器与卫星应用中使用的差分CAN总线之间的接口。 模式:R S ,引脚8 SN55HVD233-SEP提供三种操作模式:高速,斜率控制或低功耗待机模式。用户通过将引脚8直接接地来选择高速工作模式,允许驱动器输出晶体管尽可能快地接通和断开,不受上升和下降斜率的限制。用户可以通过以下方式调整上升和下降斜率。在引脚8处将电阻连接到地,因为斜率与引脚的输出电流成比例。斜率控制采用0Ω的电阻值实现,单端压摆率约为38 V /μs,最高压摆率为50kΩ,可实现约4 V /μs的压摆率。有关斜率控制的更多信息,请参阅应用和实现部分。 SN55HVD233-SEP进入低电流待机(仅监听)模式,在此模式下驱动器关闭如果对引脚8...

  DS90UB941AS-Q1是一款DSI到FPD-Link III桥式串行器,设计用于汽车信息娱乐应用。当与FPD-Link IIIDS90UB948-Q1,DS90UB928Q-Q1或DS90UB926Q-Q1解串器配合使用时,DS90UB941AS-Q1可通过经济高效的50Ω单端同轴电缆提供1或2通道高速串行流或超过100Ω,差分屏蔽双绞线(STP)和屏蔽双绞线(STQ)电缆。为了应对信息娱乐系统中显示器数量和方差的增加,DS90UB941AS-Q1可以支持对称和非对称分离。 DS90UB941AS-Q1可以通过两个差分对整合视频数据,简化系统设计,减少应用的互连尺寸和重量。 FPD-Link III接口支持视频和音频数据传输和全双工控制,包括I2C通信和同一高速串行链路上的多达8个I2S音频通道。通过使用低压差分信令,数据加扰和随机化来最小化EMI。 DS90UB941AS-Q1串行化MIPI DSI输入,支持高达2K的视频分辨率,WUXGA和1080p60,具有24位色深。在向后兼容模式下,DS90UB941AS-Q1支持高达WXGA和720p分辨率,在一条差分链路上具有24位色深。 特性 AEC-Q100符合汽车应用要求,具有以下结果: 器件温度等级2:-40℃至+105 ℃环境工...

  DSLVDS1001器件是一款单通道,低压差分信号(LVDS)驱动器器件,专为需要低功耗,低噪声和高功耗的应用而设计数据速率。此外,短路故障电流也最小化。该器件采用LVDS技术设计,支持高达400 Mbps(200 MHz)的数据速率。 DSLVDS1001接受3.3 V LVCMOS /LVTTL输入电平并输出低电压(±350- mVtypical)具有低电磁干扰(EMI)的差分信号。该器件采用5引脚SOT-23封装,专为简化PCB布局而设计。 DSLVDS1001可与其同步单线或任何LVDS接收器配对,以提供高速LVDS接口。 特性 设计用于高达400 Mbps的信号传输 单3.3 V电源(3 V至3.6- V范围) 700-ps(100 ps典型值)最大差分偏差 1.5 ns最大传播延迟 驱动小摆幅(±350 mV)差分信号电平 断电保护(TRI-STATE输出) 流通引脚排列简化了PCB布局 低功耗(23 mW at典型值3.3 V) 5引脚SOT-23封装 符合或超过ANSI TIA /EIA-644-A标准 工业温度工作范围( - 40°C至+ 85°C) 所有商标均为其各自所有者的财产。 参数 与其它产品相比 缓冲器、驱动器/接收器和交叉点   Device type Protocol...

  TCAN1044x-Q1器件均为高速控制器局域网(CAN)收发器,满足ISO 11898-2:2016高速CAN规范的物理层要求,可提供CAN总线和CAN协议控制器之间的接口.TCAN1044x-Q1器件支持传统CAN和CAN FD网络,具有最高5Mbps的数据速率。部件号中带有“V”后缀的器件具有通过V IO 端子实现的内部逻辑电平转换功能,允许直接连接到1.8V,3.3V或5V控制器。这些器件具有低功耗待机模式,可通过ISO 11898-2:2016定义的唤醒模式( WUP)实现远程唤醒.TCAN1044x-Q1器件具有许多保护和诊断特性,包括热关断(TSD),驱动器显性超时(TXD DTO)和高达±42V的总线故障保护。 特性 AEC Q100:符合汽车类应用标准 器件温度等级1: -40°C至125° CT A 符合ISO 11898-2:2016和ISO 11898-5:2007物理层标准的要求 高达5Mbps的传统CAN和CAN FD支持 较短的对称传播延迟时间和快速循环次数增加时序余量 在有负载CAN网络中实现更快的数据速率

  I /O电压范围:1.8V至5V 优化了未上电时的性能 总线和逻辑终端为 结温范围:-40°C至150°C 可提供SOIC(8)封装和无引线VSON...

  TCAN1044x-Q1器件均为高速控制器局域网(CAN)收发器,满足ISO 11898-2:2016高速CAN规范的物理层要求,可提供CAN总线和CAN协议控制器之间的接口.TCAN1044x-Q1器件支持传统CAN和CAN FD网络,具有最高5Mbps的数据速率。部件号中带有“V”后缀的器件具有通过V IO 端子实现的内部逻辑电平转换功能,允许直接连接到1.8V,3.3V或5V控制器。这些器件具有低功耗待机模式,可通过ISO 11898-2:2016定义的唤醒模式( WUP)实现远程唤醒.TCAN1044x-Q1器件具有许多保护和诊断特性,包括热关断(TSD),驱动器显性超时(TXD DTO)和高达±42V的总线故障保护。 特性 AEC Q100:符合汽车类 应用标准器件温度等级 1:–40°C 至 125°C TA符合 ISO 11898-2:2016 和 ISO 11898-5:2007 物理层标准的要求高达 5Mbps 的传统 CAN 和 CAN FD 支持较短的对称传播延迟时间和快速循环次数增加时序余量在有负载 CAN 网络中实现更快的数据速率I/O 电压范围:1.8V 至 5V优化了未上电时的性能总线和逻辑终端为高阻抗(运行总线或应用上无负载) 支持热插拔:总线和 RXD 输出端加电/断电时的无毛...

  DS250DF230是一款具有集成信号调节功能的双通道多速率重定时器。该器件用于扩展有损耗且存在串扰的远距离高速串行链路的延伸长度并提升稳定性,同时实现10 -15 或更低的比特误码率(BER)。 DS250DF230各通道的串行数据速率均可独立锁定在19.6Gbps至25.8Gbps的连续范围内或者支持的任何子速率,包括12.16512Gbps,9.8304Gbps,6.144Gbps等关键数据速率。 DS250DF230具有单电源,且可将对外部组件的需求降至最低。这些功能可降低PCB布线的复杂程度并节省BOM成本。 DS250DF230的高级均衡特性包括一个低抖动3抽头发送有限脉冲响应(FIR)滤波器,一个自适应连续时间线性均衡器(CTLE)以及一个自适应判决反馈均衡器(DFE)。支持针对具有多个连接器且存在串扰的有损耗互连和背板进行扩展集成CDR功能可用于前端口光学模块应用,以重置抖动容许量并重定时高速串行数据.DS250DF230提供2x2交叉点,可提供主机通道交叉,扇出和多路复用选项。

  DS250DF230可通过SMBus或外部EEPROM进行配置。最多16个器件可使用“公共通道”配置共享一个EEPROM。非破坏性片上眼图监视器和PRBS发生器及校验器可用...

  DSLVDS1002器件是一款单通道,低压差分信号(LVDS)接收器,专为需要低功耗,低噪声和高数据的应用而设计此外,短路故障电流也最小化。 DSLVDS1002器件旨在使用LVDS技术支持至少400 Mbps(200 MHz)的数据速率。 DSLVDS1002接受低压差分输入信号并输出​​3.3-VCMOS /TTL信号。接收器还支持开路,短路和端接(100Ω)输入故障保护。对于所有故障安全条件,接收器输出均为高电平。 DSLVDS1002采用5引脚SOT-23封装,专为简化PCB布局而设计。 DSLVDS1002可与其配套的单线或任何LVDS驱动器配对,以提供高速LVDS干扰。 特性 专为信号速率高达400 Mbps而设计 3.3 V单电源设计(3 V至3.6- V范围) 100-ps典型差分偏差 3.5 ns最大传播延迟 接受小摆幅差分信号电平 电源关断保护(LVDS输入端的高阻抗) 流通引脚排列简化了PCB布局 低功耗(3.3 V典型电源典型值为10 mW)

  LVDS接收器输入接受LVDS /BLVDS /LVPECL输入 开路,短路和端接输入的故障安全保护 5引脚SOT-23封装 符合或超过ANSI TIA /EIA-644-A标准 工业温度操...

  TSB41BA3A-EP提供在基于电缆的IEEE 1394网络中实现三端口节点所需的数字和模拟收发器功能。每个电缆端口都包含两个差分线路收发器。收发器包括监视线路状况的电路,用于确定连接状态,初始化和仲裁以及分组接收和传输。 TSB41BA3A-EP与链路层控制器(LLC)接口,例如TSB82AA2,TSB12LV21,TSB12LV26,TSB12LV32,TSB42AA4,TSB42AB4,TSB12LV01B或TSB12LV01C。它还可以通过电缆端口连接到集成的1394 Link + PHY层,例如TSB43AB2。 TSB41BA3A-EP采用3.3 V单电源供电。核心电压由内部稳压器提供给PLLVDD-CORE和DVDD-CORE端子。为保护锁相环(PLL)免受噪声影响,PLLVDD-CORE端子必须与DVDD-CORE端子分开去耦。 PLLVDD-CORE端子通过1μF和更小的去耦电容去耦,DVDD-CORE端子分别用1μF和更小的去耦电容去耦。 DVDD-CORE和PLLVDD-CORE之间的分离必须通过单独的电源轨或平面实现。 特性 受控基线 一个装配/测试场地,一个制造场地 40°C至110°C的扩展温度性能 增强的减少制造源(DMS)支...

  TVS1801设备可以分流高达30 A的IEC 61000-4-5故障电流,以保护系统免受高功率瞬变或雷击。该设备经受了通过42Ω阻抗耦合的1kV IEC 61000-4-5开路电压的常见工业信号EMC要求1801使用反馈机制确保故障期间的精确扁平钳位,保持系统暴露低于传统TVS二极管。严格的电压调节允许设计人员选择具有较低电压容差的系统组件,从而降低系统成本和复杂性,同时不会牺牲稳健性。 TVS1801具有±18V的工作范围,可在需要防止反接线条件的系统中进行操作。 此外,TVS1801采用小型SON封装,专为空间受限应用而设计,具有显着的尺寸与标准SMA和SMB包相比减少。低器件泄漏和电容确保对受保护线路的影响最小。为了在产品的整个使用寿命期间提供强大的保护,TI测试TVS1801在125°C时不会发生5000次浪涌电击,而器件性能没有任何变化。 TVS1801是TI的Flat-Clamp系列的一部分。电涌装置。有关Flat-Clamp系列的更深入了解,请参阅 Flat-Clamp浪涌保护技术以获得高效的系统保护白皮书。 特性 工业信号线浪涌测试保护 双向极性可防止双极信号或错误接线-μs浪涌电...

  TLIN2441-Q1是一款LocalInterconnect网络(LIN)物理层收发器,具有集成的低压差稳压器,唤醒和保护功能,符合LIN 2.0标准,LIN 2.1,LIN 2.2,LIN2.2A和ISO /DIS17987-4.2标准.TLIN2441-Q1集成了基于窗口或超时的看门狗监控器,可通过PIN或SPI进行配置和控制。 TLIN2441-Q1看门狗由PIN捆扎或SPI控制,具体取决于上电时引脚9的状态。 LIN是一种单线双向总线,通常用于低速车载网络,数据速率高达20 kbps。 LIN接收器支持高达100 kbps的数据速率,用于行结束编程。 TLIN2441-Q1使用限流波形整形驱动器将TXD输入上的LIN协议数据流转换为LIN总线信号,从而减少电磁辐射(EME)。接收器将数据流转换为逻辑电平信号,通过开漏RXDpin发送到微处理器。 使用休眠模式可以实现超低电流消耗,允许通过LIN总线或引脚唤醒。 LIN总线有两种状态:显性状态(接近电压)和隐性状态(电池附近的电压)。在隐性状态下,LIN总线kΩ)和串联二极管拉高。从应用程序不需要外部上拉组件。主应用需要一个外部上拉电阻(1kΩ)和LIN规范的串联二极管。 特性 AEC Q...

  TLIN1441-Q1是一款LocalInterconnect网络(LIN)物理层收发器,具有集成的低压差稳压器,唤醒和保护功能,符合LIN 2.0标准,LIN 2.1,LIN 2.2,LIN2.2A和ISO /DIS17987-4.2标准.TLIN1441-Q1集成了一个基于窗口或超时的看门狗监控器,可通过PIN或SPI进行配置和控制。 TLIN1441-Q1看门狗由PIN捆扎或SPI控制,具体取决于上电时引脚9的状态。 LIN是一种单线双向总线,通常用于低速车载网络,数据速率高达20 kbps。 LIN接收器支持高达100 kbps的数据速率,用于行结束编程。 TLIN1441-Q1使用限流波形整形驱动器将TXD输入上的LIN协议数据流转换为LIN总线信号,从而减少电磁辐射(EME)。接收器将数据流转换为逻辑电平信号,通过开漏RXDpin发送到微处理器。 使用休眠模式可以实现超低电流消耗,允许通过LIN总线或引脚唤醒。 LIN总线有两种状态:显性状态(接近电压)和隐性状态(电池附近的电压)。在隐性状态下,LIN总线kΩ)和串联二极管拉高。从应用程序不需要外部上拉组件。主应用需要一个外部上拉电阻(1kΩ)和LIN规范的串联二极管。 特性 AEC...

  DSLVDS1048器件是四通道CMOS流通差分线路接收器,设计用于需要超低功耗和高数据速率的应用。该器件采用低压差分信号(LVDS)技术设计,支持超过400 Mbps(200 MHz)的数据速率。 DSLVDS1048接受低电压(350 mV典型值)差分输入信号并将其转换为3 -V CMOS输出电平。接收器支持TRI-STATE功能,可用于多路复用输出。接收器还支持开路,短路和端接(100Ω)输入故障保险。所有故障安全条件下接收器输出均为高电平。 DSLVDS1048具有直通引脚排列,便于PCB布局。 EN和EN *输入进行AND运算并控制TRI-STATE输出。这些使能对所有四个接收器都是通用的。 DSLVDS1048和配套LVDS线路驱动器(例如,DSLVDS1047)为高速点对点接口应用提供了高功率PECL /ECL器件的新替代方案。 特性 专为高达400 Mbps的信号速率而设计 流通式引脚排列简化了PCB布局 150 ps通道间偏移(典型值) 100-ps差分偏移(典型值) 2.7 ns最大传播延迟 3.3-V电源设计 断电时高阻抗LVDS输入 低功耗设计(3.3 V静态时为40 mW) 可与现有的5 V LVDS互操作驱动程序 接受小摆动(典型值350 mV)差分...

  DS90UB962-Q1是一款多功能传感器集线器,可通过FPD-Link III接口收集从4个独立视频数据流接收到的串行传感器数据。与DS90UB935A-Q1,DS90UB953-Q1,DS90UB913A-Q1或DS90UB933-Q1串行器搭配使用时,DS90UB962-Q1可接收来自一百万像素图像传感器(可在30Hz或60Hz帧速率下支持720p /800p /960p /1MP分辨率)的数据。接收的数据将聚合至符合MIPI CSI-2标准并与下游处理器互连的输出端。 DS90UB962-Q1包括4个FPD-Link III解串器,每个均支持通过具有成本效益的50Ω单端同轴或100Ω差分STP电缆进行连接。接收均衡器会自动适应以补偿电缆损耗特性,包括随时间推移而出现的劣化。 每个FPD-Link III接口还包括一个单独的低延迟双向控制通道,该通道可连续传送I2C,GPIO和其它控制信息。通用I /O信号(如摄像头同步和诊断功能所需的信号)也会利此双向控制通道。 DS90UB962-Q1符合适用于汽车应用的AEC-Q100标准,并采用具有成本效益且节省空间的64引脚VQFN封装 特性 符合面向汽车应用的 AEC-Q100 标准:器件温度等级 2:–40℃ 至 +105℃ 工作环境温度范围四路 3Gbps 解串...

  TVS2201设备可以分流高达30 A的IEC 61000-4-5故障电流,以保护系统免受高功率瞬变或雷击。该设备经受了通过42Ω阻抗耦合的1kV IEC 61000-4-5开路电压的常见工业信号EMC要求2201使用反馈机制确保故障期间的精确平板钳位,保持系统暴露低于传统TVS二极管。严格的电压调节允许设计人员选择具有较低电压容差的系统组件,从而降低系统成本和复杂性,同时不会牺牲稳健性。 TVS2201具有±22V的工作范围,可在需要防止反接线条件的系统中进行操作。 此外,TVS2201还提供小型SON封装,专为空间受限应用而设计,具有显着的尺寸与标准SMA和SMB包相比减少。低器件泄漏和电容确保对受保护线路的影响最小。为了在产品的使用寿命期间提供强大的保护,TI测试TVS2201在125°C时不会发生5000次浪涌电击,而且器件性能没有任何变化。 TVS2201是TI的Flat-Clamp系列的一部分。电涌装置。有关Flat-Clamp系列的更深入了解,请参阅 Flat-Clamp浪涌保护技术以获得高效的系统保护白皮书。 特性 工业信号线浪涌测试保护 双向极性可防止双极信号或错误接线-μs浪涌电...

  TSB12LV21B(PCILynx-2)提供高性能IEEE 1394-1995接口,能够在1394 PHY-link接口之间传输数据, PCI总线接口和连接到本地总线 PHY-link接口提供与1394物理层设备的连接;它由板载链路层控制器(LLC)支持。 LLC提供了在FIFO和PHY链路接口之间以100 Mbit /s,200 Mbit /s和400 Mbit /s的速率发送和接收1394分组数据的控制。链路层还提供从物理层设备接收状态以及由应用软件访问物理层控制和状态寄存器的能力。 PCILynx-2符合 PCI本地总线高性能串行总线 用于微机总线的IEEE标准控制和状态寄存器(CSR)架构 内部4 KB存储器可配置为多个可变大小的FIFO,从而消除需要外部FIFO。单独的FIFO可由用户配置,以支持1394接收,异步发送和异步发送传输操作。 PCI接口支持高达33 MHz的32位突发传输,并且能够作为主设备和目标设备。配置寄存器可以从外部串行EEPROM加载,允许电路板和系统设计人员分配自己唯一的识别码。自动引导模式允许数据移动系统(如扩展坞)设计为在PCI总线上运行,而无需主...

  TSB12LV32(GP2Lynx)是一种高性能的通用IEEE 1394a-2000链路层控制器(LLC),具有在数据库之间传输数据的能力。主机控制器,1394 Phy-link接口,以及连接到数据移动器端口(本地总线 Phy-link接口提供与1394物理层设备的连接,并由LLC提供支持。 LLC提供控制,通过内部2K字节FIFO以高达400 Mbit /s的速率在微控制器接口和Phy-link接口之间发送和接收1394数据包数据。 TSB12LV32发送和接收格式正确的1394数据包,生成并检测1394周期启动数据包,将事务层发送请求传送到Phy,并生成并检查32位循环冗余校验(CRC)。 如果通过外部主机控制器添加额外的控制状态寄存器(CSR),TSB12LV32能够作为循环主控(CM),1394总线同步资源管理器(IRM),并支持在两个通道上接收1394同步数据,在四个通道上传输1394等时数据。 TSB12LV32通过包括可编程的字节序交换支持与许多微处理器/微控制器的直接接口。 TSB12LV32具有通用的16/8位主机总线接口,其中包括对ColdFire的支持?微控制器模式,速率高达60 MHz。微接口可以在字节或字(16位)访问中运行。 GP2Lynx中的...

日博